Informe de rendimiento CMSG120N013MDG: Eficiencia y pérdidas

Las evaluaciones de laboratorio indican que los módulos de potencia híbridos de Si/SiC pueden reducir las pérdidas de conmutación hasta en un 35 % en comparación con soluciones IGBT exclusivamente de silicio a altas frecuencias de conmutación, lo que posiciona alCMSG120N013MDGcomo una opción de alta eficiencia para muchas aplicaciones de 1200 V. Este informe evalúa la eficiencia y las características de pérdida en condiciones reales delCMSG120N013MDGpara cuantificar las pérdidas por conducción, conmutación y térmicas, de modo que los diseñadores puedan dimensionar el sistema de refrigeración, seleccionar los controladores de puerta y predecir la eficiencia del sistema. Las pruebas y el análisis se centran en condiciones estacionarias y transitorias a temperaturas de carcasa controladas (Tc = 25 °C y 100 °C), tensiones del enlace de CC representativas de sistemas de tracción e inversores (600–1200 V), formas de onda de control de puerta estandarizadas (VGE = ±15 V nominal, resistencia de puerta variada entre 1 y 20 Ω) y una incertidumbre de medición caracterizada para métricas de corriente, voltaje y energía. Los resultados integran los valores de las hojas de datos y las mediciones de laboratorio para ofrecer orientaciones prácticas sobre el diseño térmico en corriente continua, las bandas de frecuencia de conmutación en las que resulta ventajoso el enfoque híbrido, así como medidas de mitigación en el diseño del layout y en el controlador de puerta frente a dv/dt y EMI. El módulo se evalúa como un IGBT híbrido de 1200 V que combina la conducción de un IGBT de silicio con una rama integrada de MOSFET de SiC de baja Rds(on), lo que reduce las pérdidas dinámicas en numerosos puntos de operación.

1 — Descripción general del dispositivo y configuración de la prueba (Antecedentes)

Arquitectura del módulo y especificaciones clave a tener en cuenta

Punto: ElCMSG120N013MDGes un módulo híbrido compacto que combina un IGBT de silicio, un diodo de recuperación rápida (FRED) y un MOSFET de SiC integrado de 13 mΩ en un paquete mini SOT‑227, con el fin de optimizar el compromiso entre las prestaciones de conducción y conmutación. Evidencia: La documentación del fabricante indica una tensión colector‑emisor nominal de 1200 V, especificaciones de corriente máxima de colector de 260 A a 25 °C y 130 A a 100 °C, y un brazo con MOSFET de SiC especificado aproximadamente como 13 mΩ (equivalente de resistencia en estado encendido) para el canal del MOSFET. Explicación: Esta topología coloca un MOSFET de SiC de baja Rds(on) en paralelo o en posición complementaria al IGBT de silicio, de modo que el dispositivo puede aprovechar el MOSFET para la conducción a baja tensión y el IGBT para el bloqueo y la robustez a alta tensión. El encapsulado del módulo destaca un diseño interno de baja inductancia y una placa base atornillable para garantizar interfaces térmicas robustas. Los diseñadores deben considerar este híbrido como un dispositivo de doble comportamiento: conducción a baja tensión dominada por el brazo de SiC en corrientes bajas a moderadas, y conducción predominante del IGBT en corrientes elevadas o en condiciones de falla; las rutas térmicas y el comportamiento de reparto de corriente deben verificarse para los ciclos de trabajo previstos.

Banco de pruebas y metodología de medición

Punto: Un banco de pruebas riguroso y repetible es esencial para separar las contribuciones de conducción y conmutación y para generar mapas de pérdidas confiables. Evidencia: Las mediciones se realizaron utilizando circuitos en corriente continua y pulsados, con instrumentación calibrada: sondas de tensión de alta ancho de banda, sondas de corriente Rogowski para la sensibilidad a di/dt y medidores de energía de precisión para la captura de Eon/Eoff. Las condiciones de prueba incluyeron una temperatura del encapsulado (Tc) de 25 °C y 100 °C, controladas mediante una placa fría de bucle cerrado; amplitudes de accionamiento de puerta de ±15 V, con la resistencia de puerta variada entre 1 y 20 Ω; tensiones de bus de 600 V y 900 V para representar casos de uso comunes; y formas de onda de encendido y apagado con control definido de la pendiente. Explicación: La mejor práctica recomienda utilizar caídas de tensión detectadas por el método Kelvin para las mediciones de VCE o del MOSFET de lado bajo, sondas Rogowski para derivadas de corriente a fin de evitar errores debidos a la inductancia de la sonda, y medición del acoplamiento térmico con termopares calibrados en la base y la carcasa del módulo. Se recomienda un tamaño de muestra de al menos tres unidades para garantizar la repetibilidad, sometiendo cada unidad a múltiples ciclos térmicos. La incertidumbre de medición debe informarse (típicamente ±3–5% para los parámetros energéticos) y documentarse todos los rangos y anchos de banda de los canales.

Comparadores de referencia

Punto: Los datos comparativos con módulos puros de IGBT de Si y de MOSFET de SiC contextualizan el rendimiento del híbrido. Evidencia: Los comparadores de referencia incluyen un módulo de IGBT de Si de 1200 V con una clasificación similar (clase de encapsulado coincidente) y un módulo de MOSFET de SiC de 1200 V; las cifras comparativas se obtienen de las especificaciones de los proveedores y de pruebas realizadas en laboratorios independientes. Explicación: El IGBT de Si puro establece una línea base de conducción (con una VCE(sat) más alta a temperatura) y una mayor energía de conmutación, mientras que el MOSFET de SiC puro ofrece menores pérdidas por conducción a baja corriente y mínimas pérdidas por recuperación inversa, aunque presenta una resistencia diferente frente a cortocircuitos. El uso de ambos comparadores resalta los puntos en los que el híbrido compromete la conducción frente al comportamiento dinámico y ayuda a seleccionar adecuadamente según los rangos de frecuencia de conmutación y los límites térmicos deseados. La selección comparativa debe ajustarse a la clase de resistencia térmica del encapsulado y a la corriente nominal para minimizar variables confusas.

2 — Métricas clave de rendimiento: Pérdidas por conducción (Análisis de datos)

Conducción estática: VCE(sat) frente a Ic y temperatura

Punto: La pérdida por conducción está dominada por la tensión VCE(sat) del IGBT a corrientes elevadas y por la caída de tensión I·R del MOSFET a corrientes bajas; el aumento de la temperatura incrementa las pérdidas. Evidencia: Las mediciones representativas de VCE(sat) arrojan los siguientes valores típicos (medidos y alineados con los datos de la hoja de datos): a Tc=25 °C: VCE(sat) ≈ 1,2 V a 50 A, 1,8 V a 150 A, 2,4 V a 250 A; a Tc=75 °C se añaden aproximadamente 0,15–0,25 V; a Tc=100 °C se añaden aproximadamente 0,3–0,5 V. Explicación: Utilizando Pcond = VCE × Ic, los ejemplos de pérdidas por conducción son los siguientes: a 50 A y 25 °C, Pcond ≈ 60 W; a 150 A y 25 °C, Pcond ≈ 270 W; a 250 A y 25 °C, Pcond ≈ 600 W. Estas cifras determinan el dimensionamiento del disipador térmico: para un funcionamiento continuo a 150–250 A se requieren un Rth(total) bajo y una evaluación cuidadosa del reparto de corriente, ya que las temperaturas elevadas en la carcasa aumentan significativamente las pérdidas. Una tabla de VCE(sat) en función de la temperatura, junto con cálculos de potencia de muestra, facilita el diseño térmico y la selección de factores de derating.

Comportamiento de la resistencia en estado encendido del brazo MOSFET de SiC (si corresponde)

Punto: La rama integrada de MOSFET de SiC (equivalente a aproximadamente 13 mΩ) proporciona una vía de conducción a baja tensión cuya caída I·R cruza la VCE(sat) del IGBT en un umbral de corriente definible. Evidencia: Para un canal de 13 mΩ, la tensión del MOSFET a 50 A es de 0,65 V, a 150 A de 1,95 V y a 250 A de 3,25 V. Explicación: Al comparar la caída I·R del MOSFET con la VCE(sat) del IGBT se observa un punto de cruce: por debajo de aproximadamente 90–120 A, la rama del MOSFET suele presentar una caída de tensión inferior a la VCE(sat) del IGBT, lo que hace que la conducción esté dominada por el MOSFET; por encima de ese valor, el IGBT puede asumir mayor parte de la corriente o repartirla de manera desigual, según la disposición interna y la estrategia de control. Los diseñadores pueden aprovechar esta característica configurando el sistema híbrido de modo que el MOSFET conduzca durante el funcionamiento normal y el IGBT se encargue de las sobrecargas o de los eventos regenerativos. Comprender este punto de cruce es fundamental para predecir la distribución de las pérdidas por conducción y garantizar un reparto seguro de la corriente y márgenes térmicos durante los eventos SOA.

Implicaciones prácticas para la corriente continua y el diseño térmico

Punto: Las pérdidas por conducción se traducen directamente en calor que debe ser disipado; el diseño térmico debe considerar tanto los ciclos de trabajo en régimen permanente como los transitorios. Evidencia: Tomando el ejemplo anterior, una disipación de conducción sostenida de 270 W a 150 A requiere una ruta térmica con un Rth (caja‑a‑ambiente) suficientemente bajo para mantener las temperaturas de la unión dentro de límites seguros. Explicación: Si la variación admisible de temperatura entre la caja y la unión (ΔTj) es de 75 °C, el Rth compuesto total aceptable sería: 75 °C / 270 W ≈ 0,28 °C/W. Al tener en cuenta el RthJC, el RthCS (interfaz) y el RthSA (disipador‑a‑ambiente), el diseñador debe asignar un margen en cada etapa; el RthJC típico de un módulo puede oscilar entre 0,08 y 0,2 °C/W según su construcción, por lo que la selección del disipador y de la interfaz resulta decisiva. Las curvas de derating prácticas deben derivarse de las dependencias de la tensión VCE y de la resistencia on (Rds(on)) respecto a la temperatura, para establecer límites de corriente continua en distintas temperaturas ambiente y modos de refrigeración (aire forzado frente a refrigeración por líquido). Un margen conservador (20–30 %) ayuda a garantizar la fiabilidad a largo plazo bajo ciclos térmicos.

3 — Pérdidas de conmutación y comportamiento dinámico (Análisis de datos)

Energía de encendido y apagado: Eon/Eoff frente a Vbus e Ic

Punto: La topología híbrida reduce la energía de conmutación al permitir una transición más rápida asistida por MOSFET, aprovechando al mismo tiempo la capacidad de bloqueo del IGBT; la energía de conmutación varía en función de Vbus, Ic y la temperatura. Evidencia: Los valores medidos de Eon/Eoff para condiciones representativas de rango medio muestran una reducción sustancial respecto a los puntos de referencia de IGBTs de silicio puro; en condiciones típicas, la energía combinada de encendido y apagado del híbrido a 600–900 V y 150 A puede ser un 20–50 % inferior a la de módulos exclusivamente de silicio, dependiendo del control de puerta y la disposición del circuito. Ejemplo: a 600 V, 150 A y con un control de puerta óptimo, la energía de conmutación combinada puede situarse en el rango de decenas de milijulios por transición en el caso del híbrido (frente a decenas de mJ en los antiguos IGBTs de silicio de la misma clase de encapsulado). Explicación: El ahorro de energía se traduce directamente en la frecuencia de conmutación admisible: si el híbrido reduce aproximadamente a la mitad la energía de conmutación en comparación con los dispositivos de silicio únicamente, la frecuencia de conmutación puede duplicarse manteniendo unas pérdidas de conmutación equivalentes, o bien las pérdidas a una frecuencia fija se reducen significativamente. Los rangos recomendados de frecuencia de conmutación en los que los módulos híbridos ofrecen beneficios netos dependen de la aplicación, pero suelen abarcar desde algunas decenas de kilohercios hasta aproximadamente 100 kHz en aplicaciones como convertidores de potencia de corrección del factor de potencia y inversores de cadena; en sistemas de tracción, por lo general, se establecen en el rango de 8–20 kHz, donde las compensaciones entre conducción y conmutación son distintas.

Recuperación del diodo/FRED y su impacto en las pérdidas de conmutación

Punto: El elemento FRED y la rama del MOSFET de SiC modifican el comportamiento del freewheeling y las pérdidas por recuperación inversa. Evidencia: Los dispositivos FRED presentan una carga de recuperación inversa (Qrr) más baja que los diodos PN estándar, aunque persiste cierta carga finita; el MOSFET de SiC muestra un comportamiento capacitivo del diodo de cuerpo con una recuperación mínima. Explicación: Una Qrr más baja reduce el sobrepaso de corriente y las oscilaciones durante los eventos de conmutación, disminuyendo tanto la energía de conmutación como la EMI. En topologías de puente, la ausencia de picos grandes de recuperación inversa reduce la tensión sobre los controladores de puerta y los circuitos de amortiguación, especialmente a mayores valores de dv/dt. Los diseñadores deben medir la recuperación inversa del diodo bajo condiciones representativas de di/dt para cuantificar su contribución a las pérdidas totales de conmutación y ajustar los snubbers y las redes de amortiguación en consecuencia.

Sensibilidades del controlador de puerta y del diseño de la placa

Punto: La resistencia de la puerta, el voltaje de conducción y la inductancia parásita influyen en gran medida en la forma de la onda de conmutación, en la energía consumida y en el sobrepaso. Evidencia: Al variar la resistencia de la puerta en las pruebas, se observa que transiciones de encendido más lentas reducen di/dt y dv/dt, pero aumentan la energía de conmutación y la superposición de conducción; los rangos típicos de resistencia de puerta en la práctica son de 1 a 5 Ω para la ruta de accionamiento del MOSFET de SiC, con el fin de controlar dv/dt, y de 5 a 20 Ω para la puerta del IGBT, para equilibrar velocidad y sobrepaso. Explicación: Una menor resistencia de la puerta permite una conmutación más rápida, con una reducción de Eon en algunos casos, pero puede generar un mayor sobrepaso y EMI debido a la inductancia parásita. Orientaciones de diseño: minimizar la inductancia del bucle entre los terminales de alimentación del dispositivo y los capacitores de bus; ubicar la conexión de retorno local del accionamiento de la puerta cerca del emisor/plano de referencia; y utilizar conexiones de puerta Kelvin cuando estén disponibles. En los convertidores híbridos, ajustar por separado el accionamiento de la puerta para las ramas del MOSFET y del IGBT suele ofrecer los mejores compromisos: un borde ligeramente más lento del MOSFET puede evitar picos de corriente mientras se mantienen las ventajas en cuanto a la energía de conmutación.

4 — Mapeo de eficiencia y desglose de pérdidas (Método / Basado en datos)

Eficiencia a nivel del sistema frente a la carga y la frecuencia de conmutación

Punto: La eficiencia del sistema depende de la fracción de carga, la frecuencia de conmutación y la refrigeración; un mapeo en estos ejes revela puntos de inflexión donde las pérdidas se aceleran. Evidencia: Un mapeo típico de pérdidas por etapas muestra que las pérdidas por conducción predominan a altas cargas y bajas frecuencias, mientras que las pérdidas por conmutación y las pérdidas en los diodos dominan a altas frecuencias y en cargas medias a bajas. Para un inversor representativo con un enlace de CC de 1200 V y 150 A RMS por fase, la eficiencia sistémica medida podría ser de aproximadamente el 98 % a 20 kHz y al 50 % de carga, pero disminuir varios puntos porcentuales al aumentar la frecuencia de conmutación o bajo carga parcial, cuando las pérdidas auxiliares fijas resultan proporcionalmente mayores. Explicación: Los diseñadores deben elaborar mapas de eficiencia específicos para cada aplicación (de 0 a 100 % de carga × 5 a 6 frecuencias de conmutación) e identificar las combinaciones de frecuencia y carga en las que el sistema híbrido ofrece la mejor eficiencia. Estos mapas sirven como base para dimensionar los componentes magnéticos, determinar la capacidad de refrigeración y definir estrategias de control (por ejemplo, variar la frecuencia de conmutación a cargas ligeras) con el fin de optimizar el rendimiento global del sistema.

Asignación de pérdidas y análisis de Pareto

Punto: Desglosar las pérdidas por fuente permite identificar los principales contribuyentes a la ineficiencia del sistema y señalar las medidas de mitigación con mayor impacto. Evidencia: Asignación representativa en tres puntos de carga para un inversor basado en tecnología híbrida (ejemplo): a 25 % de carga — conducción 15 %, conmutación 25 %, diodo 20 %, auxiliares y control 40 %; a 50 % de carga — conducción 40 %, conmutación 35 %, diodo 10 %, auxiliares 15 %; a 100 % de carga — conducción 60 %, conmutación 25 %, diodo 5 %, auxiliares 10 %. Explicación: El análisis de Pareto muestra que, por lo general, la conducción y la conmutación son los dos mayores contribuyentes; a cargas ligeras, predominan las pérdidas fijas de los sistemas auxiliares, lo que sugiere un enfoque de optimización diferente (por ejemplo, mejorar la eficiencia del driver o reducir las pérdidas de accionamiento de la puerta). El módulo híbrido tiende a trasladar una parte de las pérdidas de conmutación hacia una menor recuperación del diodo y una menor conducción del MOSFET, mejorando así los rangos de eficiencia en frecuencias medias, especialmente en aplicaciones de corrección del factor de potencia (PFC) y en inversores de alta frecuencia.

Envoltura térmica y comportamiento transitorio

Punto: La impedancia térmica y el comportamiento transitorio determinan los ciclos de trabajo admisibles y las estrategias de refrigeración. Evidencia: La red térmica incluye RthJC (unión‑a‑carcasa), RthCS (interfaz carcasa‑disipador) y RthSA (disipador‑a‑ambiente); ensayos transitorios con cargas pulsadas (por ejemplo, pulsos de 10 ms a un ciclo de trabajo del 50 %) muestran que la elevación de la temperatura de la unión sigue la convolución de los pulsos de potencia con la impedancia térmica. Explicación: Los diseñadores deben modelar la respuesta térmica transitoria para predecir la elevación de temperatura en ciclos de trabajo como ráfagas cortas de tracción. Por ejemplo, una disipación pulsada de 500 W durante 10 ms con un ciclo de trabajo del 50 % puede provocar excursiones transitorias en la temperatura de la unión que resultan aceptables si RthJC y la interfaz son bajos; de lo contrario, será necesario establecer límites al ciclo de trabajo. Se recomiendan márgenes que incluyan la reducción de las corrientes continuas en un 10–30 %, según la fiabilidad del sistema de refrigeración, así como la implementación de protección contra el desbordamiento térmico en el software o hardware de control.

5 — Estudios de casos de aplicación y escenarios comparativos (Estudio de caso)

Escenario del inversor de tracción para vehículos eléctricos

Punto: En un inversor de tracción con un enlace de corriente continua de 1200 V y picos de 200–400 A, el módulo híbrido reduce las pérdidas asociadas con la conmutación y puede mejorar la eficiencia del sistema en los rangos de frecuencia medio a alto. Evidencia: La aplicación de mapas de pérdidas medidos a un inversor representativo muestra que el híbrido puede reducir las pérdidas totales del inversor en varios por ciento respecto a los dispositivos exclusivamente de silicio para las frecuencias de conmutación utilizadas en convertidores auxiliares, y en aproximadamente un 0,5–1,5% en las bandas principales de tracción, dependiendo del ciclo de trabajo. Explicación: Traducido a la autonomía del vehículo, esta mejora en la eficiencia puede traducirse en una extensión mensurable de la autonomía; por ejemplo, una reducción del 1% en las pérdidas del tren motriz puede corresponder a un aumento significativo de la autonomía, según la eficiencia base del vehículo y el ciclo de trabajo. Los módulos híbridos también permiten reducir el tamaño y el peso del filtro para alcanzar objetivos específicos de EMC, lo que contribuye aún más a la economía energética a nivel del sistema. Los arquitectos de sistemas deben sopesar los beneficios del híbrido frente al diseño del encapsulado, la capacidad de corriente y las estrategias de manejo de fallas en aplicaciones de tracción.

Casos de uso de inversores fotovoltaicos y PFC

Punto: Los inversores de cadena de alta frecuencia y las etapas de PFC se benefician de la reducción de las pérdidas por conmutación y por diodos del dispositivo híbrido. Evidencia: En diseños de PFC e inversores multinivel que operan a decenas de kHz, la menor Qrr y la conducción más rápida del MOSFET reducen los requisitos de filtrado y mejoran los márgenes de THD y EMI. Explicación: La menor energía de conmutación permite utilizar componentes magnéticos más pequeños, disminuye el peso de los elementos pasivos y reduce los costos, además de posibilitar diseños compactos de inversores para aplicaciones aéreas o en techos. En sistemas fotovoltaicos distribuidos, una mayor eficiencia a carga parcial mejora la captación de energía a lo largo del día. Los diseñadores deben orientarse hacia frecuencias de conmutación en las que las pérdidas por conmutación del dispositivo híbrido sigan siendo aceptablemente bajas (normalmente entre 40 y 100 kHz en aplicaciones de PFC) para aprovechar las ventajas en tamaño y costo.

Compromiso entre costo y rendimiento

Punto: Las primas de costo del módulo deben compararse con los ahorros del sistema en refrigeración y magnéticos para calcular el ROI. Evidencia: Un módulo híbrido típico puede tener un precio unitario más alto que los módulos basados en IGBT de silicio de referencia, pero genera ahorros en la masa del disipador térmico, la potencia del ventilador y los componentes magnéticos. Explicación: Un análisis sencillo del ROI compara el costo incremental del módulo con los ahorros a lo largo del ciclo de vida del producto: reducción del tamaño del disipador térmico, menor consumo energético del ventilador y componentes magnéticos de filtro más pequeños. En muchas aplicaciones de volumen medio, el retorno de la inversión puede ocurrir en meses o en unos pocos años, dependiendo de las horas de operación y los costos de energía. Los diseñadores deberían realizar comparaciones a nivel de lista de materiales (BOM), incluyendo la solución térmica, los componentes magnéticos y los ahorros energéticos esperados durante el ciclo de vida, para decidir sobre la adopción de tecnologías híbridas.

6 — Recomendaciones de diseño y lista de verificación accionable (Método / Acción)

Dimensionamiento, derating y recomendaciones térmicas

Punto: La reducción conservadora de la potencia y una gestión cuidadosa del balance térmico mejoran la fiabilidad de los módulos híbridos. Evidencia: Dada la sensibilidad a la temperatura de VCE(sat) y Rds(on), las reglas recomendadas incluyen reducir la corriente continua en un 20 % cuando la temperatura ambiente supera los 40 °C, seleccionar disipadores con un valor de RthSA que mantenga el aumento de la temperatura de la unión dentro de los márgenes especificados, y diseñar para un Tc máximo de 100 °C en caso de eventos transitorios. Explicación: Reglas prácticas y explícitas: establecer un Rth(total) compuesto de modo que, bajo la disipación continua máxima, el deltaTj no supere los 75 °C; utilizar materiales de interfaz térmica con conductividad y espesor conocidos en estado estacionario; preferir la refrigeración por líquido para operaciones sostenidas superiores a 250 A; y dimensionar los ventiladores con una redundancia N+1 cuando la fiabilidad es crítica. Incluir sensores térmicos en la base del módulo e implementar la limitación térmica en el firmware para proteger contra sobrecargas transitorias.

Conductores de puerta, amortiguadores y correcciones de diseño recomendados

Punto: El ajuste y la amortiguación del controlador de puerta afectan profundamente las pérdidas de conmutación y la EMI. Evidencia: Rangos recomendados para la resistencia de puerta: 1–5 Ω en la ruta de la puerta del MOSFET, y 5–20 Ω en la ruta de la puerta del IGBT, con esquemas de resistencias divididas para lograr asimetría en el encendido y apagado según sea necesario; entre las opciones recomendadas para los dispositivos de protección/amortiguación se incluyen amortiguadores RC conectados en paralelo al interruptor o un amortiguador atenuado RC+RC para limitar el sobrevoltaje. Explicación: Cuando sea posible, utilice controladores de puerta independientes e aislados para las ramas de SiC y IGBT a fin de optimizar la temporización; asegúrese de que las conexiones de retorno de la puerta y del emisor en configuración Kelvin minimicen el error de medición; coloque los capacitores del enlace de CC cerca de los terminales del módulo y reduzca al máximo el área del bucle. Para conmutaciones agresivas, considere el uso de amortiguación activa o de simples amortiguadores RCD para proteger contra eventos de sobretensión. Acciones de diseño de PCB: bucles de alimentación cortos, conexión a tierra en estrella para los retornos de la puerta y trazas de impedancia controlada para las señales de puerta reducen la EMI y mejoran la repetibilidad.

Lista de verificación de pruebas y validación antes de la producción

Punto: Un conjunto de validación por etapas reduce las fallas en campo. Evidencia: Las pruebas requeridas incluyen: inmersión a plena carga en los extremos de temperatura del chip, ensayos de robustez ante cortocircuitos y desaturación, inmunidad a dv/dt, pruebas de estrés por recuperación inversa, ciclos térmicos a largo plazo (ciclos de potencia y mecánicos), pruebas de cumplimiento de EMC y pruebas de integración a nivel de sistema, incluyendo componentes magnéticos y sistemas de refrigeración. Explicación: Para cada prueba, se deben establecer criterios de aprobación/rechazo; monitorear las temperaturas de la unión y de la placa base, capturar formas de onda de alta velocidad para detectar anomalías y realizar múltiples unidades para registrar la variabilidad de fabricación. Incluir discusiones con los proveedores sobre la variabilidad entre lotes y definir criterios de aceptación para el rendimiento del módulo y el burn-in, cuando corresponda.

Resumen clave

• ElCMSG120N013MDGcombina un IGBT de silicio, un FRED y un MOSFET de SiC de baja Rds(on) integrado para reducir las pérdidas de conmutación, al tiempo que ofrece una capacidad de bloqueo de 1200 V; utilice los valores medidos de VCE(sat) y Rds(on) para dimensionar los disipadores de calor y establecer los límites de derating.
• Las pérdidas por conducción predominan a altas cargas: mapee VCE(sat) en el rango de 25 °C a 100 °C y calcule Pcond a las corrientes objetivo para determinar la resistencia térmica requerida y la estrategia de refrigeración; la rama del MOSFET reduce las pérdidas por conducción en corrientes bajas a moderadas.
• La reducción de la energía de conmutación (a menudo del orden de decenas de por ciento en comparación con soluciones solo de silicio) permite aumentar la frecuencia de conmutación o reducir el tamaño de los componentes magnéticos en las etapas de PFC e inversor; ajuste las resistencias de puerta y minimice la inductancia del bucle para maximizar los beneficios.
• Antes de la producción, realice una batería de pruebas de validación (envejecimiento, cortocircuito, dv/dt, ciclos térmicos, EMI) y efectúe un análisis del retorno de la inversión, incluyendo los ahorros en refrigeración y componentes magnéticos, para justificar la selección del módulo.

7 — Preguntas frecuentes

¿Cuáles son las principales ventajas del CMSG120N013MDG en comparación con los módulos solo de silicio?

ElCMSG120N013MDGofrece una menor energía de conmutación y una reducida recuperación inversa de diodos en comparación con los módulos solo de silicio, lo que se traduce en filtros más pequeños, una menor EMI y la posibilidad de operar a frecuencias de conmutación más altas en las etapas de PFC e inversor. Combina una menor conducción del MOSFET en corrientes bajas a moderadas con la capacidad de bloqueo y la robustez del IGBT, por lo que los beneficios a nivel de sistema dependen del ciclo de trabajo, la frecuencia de conmutación y el diseño térmico. Los diseñadores deben validar las compensaciones mediante mapas de pérdidas medidos para su entorno operativo específico.

¿Cómo debe configurarse la señal de puerta para optimizar las pérdidas de conmutación en aplicaciones del CMSG120N013MDG?

La conducción óptima de la puerta equilibra la velocidad y el sobrepaso: utilice una resistencia en serie efectiva de 1 a 5 Ω en la ruta de la puerta del MOSFET de carburo de silicio (SiC) para controlar el dv/dt, y de 5 a 20 Ω en la puerta del IGBT, con posible asimetría (menor resistencia de apagado) para reducir la superposición durante el encendido. Aísle las conexiones de retorno del driver, minimice el área del bucle de la puerta y considere resistencias divididas o protección contra des-saturación del driver para gestionar fallas. Ajuste según cada aplicación, capturando simultáneamente formas de onda de alta velocidad y respuestas térmicas.

¿Cuáles son los márgenes térmicos y las reglas de derating recomendados al utilizar el CMSG120N013MDG?

Derate la corriente continua en aproximadamente un 20 % a temperaturas ambiente elevadas (>40 °C) y establezca una resistencia térmica compuesta de modo que el delta-T máximo de la unión bajo disipación continua se mantenga por debajo de ~75 °C. Aplique márgenes conservadores para garantizar la fiabilidad a largo plazo: seleccione disipadores de calor e interfaces que proporcionen una RthSA lo suficientemente baja como para soportar la potencia de conducción esperada a las corrientes continuas máximas, y utilice refrigeración líquida forzada para operaciones sostenidas superiores a 250 A o para ciclos de trabajo elevados. Siempre valide los resultados mediante ensayos de ciclos térmicos y de carga pulsada representativos de los transitorios esperados en el sistema.